觀點丨微電子制造工藝科普? 晶體管（1）
感覺目前關于微電子制造技術沒有一個比較準確和系統的文章。有一些做IC的童鞋，略有涉及，但都是很表面的。我希望以工藝工程師的角度，比較完整地把微電子制造工藝展現給大家，讓大家對晶體管的制程有一個初步的了解。當然，我這里是從學術界的角度去講，工業界大規模生產又是另外一回事了，但是基本步驟和原理是一樣的，我們也就只能管中窺豹了。
一、晶體管
1.1 簡介
很簡單，看官就把晶體管看成是一個開關就行了。想象一個黑盒子，伸出三個端口。一個端口是閘刀，就是控制開和關這兩個狀態的，比如說給信號0就關，給信號1就開。另外兩個端口，一個是電流的進口，一個是電流的出口。給信號0，電流斷開；給信號1，電流連上。這個開關最理想的工作狀態是，給0 V（也就是信號0），或者0 V以下，沒有任何電流流過那兩個端口；給一個開啟電壓（比如1 V，也就是信號1），有電流流過，而且這個電流越大越好。另外這個開啟電壓我們希望越小越好，因為所需電壓越小，功耗就越低。
那為什么簡單的開關就可以組成如此功能強大CPU呢？其實就是這樣，開關的不同連接方式就可以組成不同的門，比如或門、與門、非門，而這三種門就可以達成所有運算邏輯了。2014年發布的 Core i7 Haswell 大概集成了1,400,000,000個晶體管。提一句，所謂22 nm制程指的是，源極和漏極中間的距離，也就是有效溝道長度。
說到這里，就不得不提一下摩爾他老爺子，英特爾的聯合創始人。他著名的摩爾定律一直主宰著半導體業界的發展：集成電路上可容納的晶體管數目，約每隔兩年便會增加一倍。近兩年關于摩爾定律能否持續的討論一直都有，但大致的趨勢沒有動搖。下面摩爾老爺子鎮樓。
圖1 ?76歲時的摩爾老爺子
1.2 結構
這里要介紹的是我們組里做的晶體管，叫做薄膜晶體管（Thin Film Transistor，TFT）。字面看，就是一層一層薄膜堆疊出來的晶體管。與工業界通用的基于Si的MOSFET，或者FinFet不同，但是原理一樣，而且工藝更簡單。所以用這個來介紹可以讓讀者更加方便的了解器件制程技術。
圖2 TFT 示意圖
不論TFT還是MOSFET，FinFET，基本結構都是一樣的：Gate（柵極）、Source（源極）、Drain（漏極）。和上文相對應，gate就是控制開關，而S/D就是電流的兩個端口，一個進一個出，誰進誰出無所謂，因為是對稱的。
Gate：柵極，電極，可以是金屬，上圖用的是重摻雜的Si，已經是導體了
Dielectric layer：介電層，理想情況下是絕緣體，在溝道與柵極間形成電容
Channel：溝道，半導體，電子流動的地方
S/D：源極漏極，兩個電極，金屬
在“關”狀態，理想情況下S/D電阻無窮大
在“開”狀態，理想情況下S/D間電阻為零（但這顯然不可能）
這個開關的工作原理其實很簡單：首先，ZnO是n型半導體，電子導電。在源極接地的情況下，給gate apply一個正電壓，電子從源極流向channel，開關打開，可以導電；給gate apply一個負電壓，電子從channel流向源極（地），channel沒電子，不導電，開關關住。
1.3 制造工藝
簡單說，就是搭積木，一層一層搭上去。不同層用不同的工藝不同的機器，這里簡略介紹每一層都是用什么設備做的，以后會詳細敘述。
介電層 SiO2: 1. thermal oxide；2. PECVD deposited oxide
1. Thermal SiO2指的是把硅片放進臥式爐，高溫下通氧氣或者水蒸氣，氧化硅片表面Si，實現SiO2
2. PECVD deposited SiO2：PECVD是等離子體增強型化學氣相沉積的英文縮寫，是一臺真空設備。硅烷和笑氣在等離子體和高溫的幫助下反應生成二氧化硅，沉積在樣品表面。
溝道ZnO：ZnO的實現方法有很多，筆者做的最多的是MOCVD，金屬有機物化學氣相沉積。簡而言之，就是帶有Zn基團的有機物在高溫下和氧氣反應，生成ZnO沉積在樣品表面。另外還有濺射法。濺射法是利用等離子體轟擊大塊ZnO靶材，轟擊出來的ZnO分子沉積在樣品上。還可以用ALD做，原子層沉積。一層Zn一層O長上去。在后面的文章中都會有詳細介紹。
源極漏極S/D：金屬。用電子束蒸發沉積的方法把金屬鍍上去。電子束蒸發沉積就是用高能電子束轟擊金屬，使金屬高溫氣化，氣態金屬原子就可以沉積到樣品上了。
這里有一個很重要的問題就是，不論何種方法把材料鍍上去，都是鋪在整個樣品上，那如何實現某個特定地方有，而其他地方沒有呢？因為這項技術會在整個制造工序中反復出現，所以我們專門會有一篇文章論述。先賣個關子，我們下個文章見。
本文轉載自知乎作者氧化鋅，鏈接：https://zhuanlan.zhihu.com/p/26594518。
材料牛石小梅編輯整理。
文章評論(0)