上海交大JMST封面文章：(110)取向豎直納米孿晶銅低溫晶粒異常長大制備低電阻超大晶粒結構

一、研究背景

隨著人工智能、5G、自動駕駛等技術的快速發展，芯片的集成度越來越高，芯片中銅互連的RC延遲成為亟需解決的關鍵問題。從銅互連的角度，降低RC延遲的關鍵在于降低其電阻。對于純銅而言，降低其電阻最有效的手段是減少其中的晶界數目，獲得更大的晶粒尺寸甚至單晶。傳統的銅互連制備采用電沉積工藝，獲得的是晶粒細小的等軸晶結構，通常采用退火來提高銅互連的晶粒尺寸，但等軸的細晶粒結構退火時晶粒尺寸通常長到一定極限后便不再生長。晶粒異常長大是一種局部晶粒突破生長限制快速生長，吞并周圍晶粒以得到超大晶粒結構的過程，但目前有報道的銅晶粒異常長大制備超大晶粒都需要較高的溫度（>400℃），對半導體集成電路的可靠性有較大危害。

二、文章簡介

近日，上海交通大學材料科學與工程學院吳蘊雯副教授等人在Journal of Materials Science & Technology期刊上發表題為“Abnormal grain growth of (110)-oriented perpendicular nanotwinned copper into ultra-large grains at low temperatures”的封面文章。該團隊通過電沉積方法制備出了具有(110)擇優取向的縱向納米孿晶銅（pnt-Cu）鍍層，在200℃的退火條件下，鍍層中迅速發生晶粒異常長大，最終獲得平均晶粒尺寸11.04 um，最大晶粒尺寸49.70 um的超大晶粒結構，而作為對比的傳統細晶粒銅鍍層（fg-Cu）在同樣的退火條件下僅得到了約2.60 um的極限晶粒尺寸。因此，pnt-Cu比fg-Cu擁有更低的退火后電阻率。退火過程的截面觀察表明晶粒異常長大開始于鍍層底部的細晶粒區域，結合分子動力學模擬結果推測，晶粒異常長大由底部過渡層的晶粒不均勻生長引發。異常晶核的限域特性減少了退火后的晶粒數目，因此有利于獲得更大的晶粒尺寸，在芯片銅互連領域展示出良好的應用前景。

JMST期刊封面

三、文章要點

（1）pnt-Cu鍍層的結構

圖1. （a-d）pnt-Cu的截面EBSD結果；（e-g）pnt-Cu的面方向（plan-view）TEM結果

圖1展示了電鍍后pnt-Cu鍍層的結構，可以看到其為(110)擇優取向，由底部細晶粒過渡層和主體的柱狀晶組成，TEM結果顯示柱狀晶中含有大量納米孿晶。

（2）pnt-Cu晶粒異常長大過程及其機理研究

圖2展示了pnt-Cu退火不同時間后的截面EBSD表征結果，可以看到異常晶粒從底部細晶粒過渡層處形核并快速向上生長，最終使鍍層轉變為晶粒尺寸超過10 um的超大晶粒結構。實際測得pnt-Cu退火后電阻率為1.89 ± 0.12 uΩ cm（91.2 % IACS），遠高于傳統銅互連使用的光亮銅（2.06 ± 0.08 uΩ cm，83.7 % IACS）。

圖2. pnt-Cu退火200℃（a）10，（b）20，（c）30，（d）60 min后的截面EBSD結果

圖3. 分子動力學模擬pnt晶粒疊加細晶粒、中等晶粒、大晶粒后等溫退火后組織結構的變化

進行不同晶粒尺寸底部結構+pnt晶粒堆疊的分子動力學退火模擬，發現底部晶粒尺寸過小時，pnt晶粒會生長吞并細晶粒；底部晶粒尺寸中等時，pnt晶粒與底部晶粒形成了穩定的晶界網格結構；底部晶粒尺寸較大時，pnt晶粒迅速被底部晶粒吞并。由此推斷，pnt-Cu鍍層中晶粒異常長大必須先有過渡層中某個晶粒長大到某個特定尺寸。由此，pnt-Cu晶粒異常長大機制可以描述為，底部細晶粒過渡層發生了不均勻的晶粒生長，獲得了初始生長晶核，迅速向上吞并，最終得到整體的超大晶粒結構。

四、文章鏈接

https://doi.org/10.1016/j.jmst.2024.03.036